このページの本文へ

インテル、不揮発性メモリーに関する技術説明会を開催──フラッシュ後継としてはOUMを研究

2001年12月12日 00時25分更新

文● 編集部 佐々木千之

  • この記事をはてなブックマークに追加
  • 本文印刷

インテル(株)は11日、都内で不揮発性メモリーに関する技術説明会を開催した。米インテル社技術・製造本部副社長兼カリフォルニア技術・製造部門ディレクターのステファン・ライ(Stefan Lai)氏が、フラッシュメモリーの開発戦略と次世代の技術説明のほか、同社がフラッシュメモリーの後継として研究開発を進めている“OUM(Ovonics Unified Memory)”についても紹介した。

米インテル社技術・製造本部副社長兼カリフォルニア技術・製造部門ディレクターのステファン・ライ氏
米インテル社技術・製造本部副社長兼カリフォルニア技術・製造部門ディレクターのステファン・ライ氏

プロセッサーのプロセス技術をフラッシュに

ライ氏はまず、インテルが製造する“ETOX(EEPROMトンネル・オキサイド)”フラッシュメモリーの技術開発モデルを説明した。プロセス技術の開発に当たっては、ロジックプロセスの技術を応用することを主要な戦略としているという。この理由としてライ氏は、「フラッシュメモリーは非常にコストエフェクティブなビジネスとなっている」ことを挙げた。同社が業界をリードするプロセッサーにおける技術的経験を生かすことによって、フラッシュメモリーの開発費を抑えるとともに、ファブにおいてフラッシュメモリーとプロセッサーの製造を短期間の準備で切り替えたり、前世代のプロセッサーファブをフラッシュメモリーファブとして切り替えるといったことで、製造コストの低減に繋がっているという。

0.18μmプロセスと0.13μmプロセスによる、フラッシュメモリーのダイサイズ比較
0.18μmプロセスと0.13μmプロセスによる、フラッシュメモリーのダイサイズ比較

プロセッサー(ロジック)向けのプロセス技術開発からおよそ6~12ヵ月後にフラッシュメモリーの量産ができるようなスケジュールで開発を進めているとしている。プロセス世代が新しくなり微細化するごとにダイのコストは半減するという。インテルは2001年にプロセッサーの0.13μmプロセス技術による生産を開始しているが、フラッシュメモリーについても0.13μmプロセス技術による生産が開始されたところ。0.13μmプロセスは、同社のフラッシュメモリーにおける8世代目のプロセス技術にあたるが、フラッシュメモリーセルの面積では、'83年のフラッシュメモリーセルの220分の1にあたる0.164μm2まで小さくなったとしている。

インテルのフラッシュメモリーに関するプロセス技術と、技術革新
インテルのフラッシュメモリーに関するプロセス技術と、技術革新

ライ氏によると、インテルとしては現在のセル構造で65nm(0.065μm、セルサイズは0.039μm2)までの微細化は可能と見ており、さらにDRAMではすでに利用している3次元構造を導入することによって、さらに微細化が可能であるという。0.13μmプロセスの次は90nm(0.09μm)プロセスであり、2003年に製造を開始する予定だという。

インテルがフラッシュメモリーに導入しているマルチ・レベル・セルと、今後導入予定のマルチ・ビット・セルの仕組み
インテルがフラッシュメモリーに導入しているマルチ・レベル・セルと、今後導入予定のマルチ・ビット・セルの仕組み。現在インテルが出荷するフラッシュメモリーのうち、約3割がマルチ・レベル・セルであるという
マルチ・レベル・セル技術によるフラッシュメモリー“StrataFlash”の製造は、プロセス技術が進むにつれ、通常のフラッシュメモリー製品との時期の差は縮まっているという
マルチ・レベル・セル技術によるフラッシュメモリー“StrataFlash”の製造は、プロセス技術が進むにつれ、通常のフラッシュメモリー製品との時期の差は縮まっているという

次世代不揮発メモリーとしてはOUMを研究

続いてライ氏は携帯電話やモバイルパソコン向けの将来のメモリー技術について述べた。このようなメモリーとして要求されるのは低価格、低消費電力、不揮発性であること、ロジック回路との混載(※1)が容易に行えることなどがあるという。現在広く使われているメモリー技術は、DRAMは揮発性(※2)でロジック回路との混載が困難、SRAMは揮発性で高価、フラッシュメモリーは書き換え時間が数十μ秒以上と遅く、書き換え/消去回数が100万回以下というように、それぞれ欠点を抱えている。

※1 同じダイ上に、プロセッサーなどのロジック回路とメモリー回路など、性質の異なる回路を製造すること。例えばプロセッサーコアとDRAMでは、それぞれに最適なプロセス技術が異なるため、同じダイ上に製造するのは難しいとされている。

※2 メモリーの状態(内容)を保持するために、何らかの処理が必要なメモリー。例えばDRAM、SRAMはいずれも保持のために通電しなくてはならない。

現在さまざまな企業が研究している次世代メモリー技術
現在さまざまな企業が研究している次世代メモリー技術
現在と次世代のメモリー技術の比較
現在と次世代のメモリー技術の比較

ライ氏はそうした現在のメモリーに代わる次世代不揮発性メモリーの技術として、“MRAM(Magnetic RAM)”、“FeRAM(Ferroelectric RAM:強誘電体メモリー)”、“OUM(Ovonics Unified Memory)”などを紹介し、インテルが実用化を目指して研究・開発を行なっているというOUMについて説明した。

インテルが有望視するOUMの特徴。トランジスターとほぼ同じ構造を持つ
インテルが有望視するOUMの特徴。トランジスターとほぼ同じ構造を持つ

OUMは米Ovonyx社が開発したメモリー技術。CD-RWやDVD-RAMなどと同様に、カルコゲン化物に熱を加えると、結晶状態と非結晶(アモルファス)状態が変化(相変化)することを利用してデータを記録する不揮発性メモリー。カルコゲン化物は、結晶状態では抵抗値が低くアモルファス状態では抵抗値が高い性質があり、この抵抗の差を読みとる。高密度化しやすく、読み出し回数に制限がない、低電圧/低消費電力、書き換え/消去回数が1012と長寿命、ロジック回路との混載が容易という特徴を持っている。MRAM、FeRAMとメモリーセルサイズを比較すると、およそ3分の1と小さいメリットもあるという。

MRAM、FeRAM、OUMの比較。OUMの書き換え回数には制限があるが、読み出しに関しては無制限
MRAM、FeRAM、OUMの比較。OUMの書き換え回数には制限があるが、読み出しに関しては無制限

ただし、インテルは携帯電話やモバイルパソコン向けとしてOUMが有望と考えているということであり、サーバー向けなどメモリーの高速性が要求されるような用途ではMRAMが、ICカードなど低消費電力が最重視される用途ではFeRAMが向くというように、適材適所であり、どの技術が勝つといったものではないとしている。

OUMのセルに20n秒だけ電流を流し、カルコゲン化物の相変化を起こす。温度は600度にも達する
OUMのセルに20n秒だけ電流を流し、カルコゲン化物の相変化を起こす。温度は600度にも達する
OUMのセルにおける、結晶状態とアモルファス状態での抵抗値のグラフ
OUMのセルにおける、結晶状態とアモルファス状態での抵抗値のグラフ

現在のOUMの研究・開発状況は、セルの構造と材質の最適化に重点を置き、基礎となるセルのデザインとプロセス構築を行なってきたが、試作したセルのデータが実験前の予想と一致するなど、「新たに究明すべき謎はない」(ライ氏)と述べるとともに、そのデータから今後改善すべき部分が判明したとするなど、順調な開発が進んでいることをアピールした。試作したOUMの4Mbitメモリーアレイとメモリーセルのデータについては、2002年2月に開催されるISSCC(IEEE International Solid-State Circuit Conference:国際固体回路会議)で発表するとしている。

OUMのセル面積と相変化のために必要な電流のグラフ
OUMのセル面積と相変化のために必要な電流のグラフ

今後インテルでは、さらにOUMのセルの性能と特性に関するデータ収集を継続するとともに、現在の0.18μmプロセス技術を0.13μmプロセス技術に移行させるなど、製造プロセスの改良を行なっていくとしている。なお、OUMの実用化時期については明らかにしなかった。

カテゴリートップへ

注目ニュース

ASCII倶楽部

プレミアムPC試用レポート

ピックアップ

ASCII.jp RSS2.0 配信中

ASCII.jpメール デジタルMac/iPodマガジン