アイピーフレックス(株)と富士通(株)は17日、チップ内の回路構成をリアルタイム(1クロック)で変更することで機能を切り替えられる“ダイナミック・リコンフィギュラブル・プロセッサ”『DAP/DNA-2』を世界で初めて製品化したと発表した。同日付けで受注を開始し、5月中旬にサンプル出荷を開始する。価格は個別見積もりとなる。併せて統合開発環境『DAP/DNA-FWII』の出荷も同日付けで開始する。価格は350万円。
 | 『DAP/DNA-2』 |
|---|
『DAP/DNA-2』は、ダイナミック・リコンフィギュレーション(動的再構成)の制御を行なう“DAP(Digital Application Processor)”と呼ばれる32bitの専用RISCコアと、“専用演算器(PE:Processor Element)”(376個)を内蔵し、アプリケーションに応じて回路構成に最適化できるのが特徴。PEは2次元マトリクスとして配列されており、システム構築時だけでなく、システムの動作中であってもアプリケーションに合わせて1クロックで再構成できるという。PEは演算器/メモリー/シンクロナイザー/カウンター)で構成され、必要に応じてパイプラインの並列度や深度を自由に変更できる。これにより、アプリケーションごとに異なる複数のチップを必要としていたシステムを、1チップで処理できるようになるという。
動作クロック周波数は166MHz。データメモリーは576KBをオンチップで搭載(分散配置)している。外部インターフェースは、“DNA Direct I/O”として32bit幅で入出力計6チャネル(32Gbps)、DDR SDRAM(最大512MB)、PCI(33M/66MHz、64bit幅)、ROM(シリアルROMインターフェース)、外部割り込み(8本)、UART(2チャネル)、GPIO(16チャネル)、同期シリアル(マスター1チャネル)を装備する。DNA(Distributed Network Architecture)コンフィギュレーション数は4バンク(フォアグランド1バンク＋バックグラウンド3バンク)で、4バンク以上は外部メモリーからロード可能。電源はI/Oが2.5V、コアは1.2V。パッケージは1156ピンのFC-BGAを採用している。
『DAP/DNA-FWII』は、アルゴリズムデザインから実デバイス上での検証までの開発プロセスをカバーするツールセット。グラフィカルにアルゴリズムを構築できるほか、高級言語インターフェースを搭載した米The MathWorks社の数値演算/解析/可視化ツール『MATLAB』やモデリング/シミュレート/評価などの機能を持つ『Simulink』にも対応。これらにより、設計の生産性が向上し、開発期間の短縮や、開発費の削減が可能になるという。
両社の役割分担は、アイピーフレックスが論理設計を行ない、富士通が物理設計と製造を担当したという。2004年度内に30億円の受注を目標としており、今後は、より高性能な製品の実用化を進めるとともに、“SoC(System on a Chip)”へのビジネス展開を図るとしている。
