【IDF Fall 2001 Vol.4】サーバー向けプロセッサーにも大きな進化

IDF Fall 2001最終日である30日(米国時間)は、さすがに人も少なくなった。プレスルームに残っている報道陣の多くは、海外からの取材組である。さて、今回は、サーバー関連の動きをレポートしたい。

McKinleyの詳細情報が公開

サーバーなどの機器向けプロセッサーには、IA-64の『Itanium』、IA-32では『Xeon』がある。Itaniumは、前回のIDFで次世代CPUである“McKinley(マッキンリー)”がデモされたが、今回はその詳細な情報が公開された。

McKinleyとItaniumの内部比較。総合パフォーマンスの向上については、言及はないものの、かなりの性能向上が見込まれる

まず、現在のItanium(Merced)との違いで言うと、McKinleyのクロックは、1GHz以上となる。また、McKinleyでは、バスが128bit幅に拡張され、最大毎秒6.4GBのバンド幅を持つようになる。現在のItaniumが毎秒2.1GBなので3倍以上の大幅な拡張となる。

IA-32のPentium 4が2.0GHzに達しており、IA-64もさすがにGHz以下(現在のItaniumは733/800MHz)というのはかなり見劣りがしてしまう。単純な比較はできないものの、性能を大幅に強化する必要がある。(※1)しかし、IA-64系列では、Pentium 4のようにクロック向上のヘッドルームを優先して設計しているわけではなく、クロック周波数を単純に向上させにくい。そこで、バスや内部構造を変え、単位クロックあたりの実行効率を高めていく方向が中心になるのである。

現在のItaniumの3次キャッシュは、CPUのダイとは別になっており、CPUモジュール内の別基板に実装されているが、McKinley ではオンダイとなる。これによりキャッシュのレイテンシー(遅延)などが向上するため、容量は3MBと現在のItaniumよりも1MB少なくなっている。なお、中規模サーバー向けには、さらに3次キャッシュ容量を減らし1.5MBとしたバージョンも用意されるようである。

しかし、逆に2次キャッシュは256KBと現在のItaniumよりも大きくなっている(現在の2次キャッシュは96KBである)。

内部的には、パイプラインの段数が8段と現在のItaniumよりも2段短くなり、“Issue Port”(※2)が6個から11個に増やされたためにより並列性が向上する。内部レジスタの個数などは、変らないが、整数演算実行ユニットが2つ増え6となったほか、ロード/ストアの実行ユニットがロード2、ストア2となった。Itaniumでは、この部分は、2つの実行ユニットがロード、ストア兼用となっていたため、大きな変化と言える。これは、バス性能が向上しためために、ロード/ストアの実行がより高速に行なえるようになることを受けての強化であろう。ただし、この部分は、コンパイラーでの最適化などにも影響しやすい部分であり、従来のItanium用のバイナリーをそのまま実行するよりも、McKinley向けに再コンパイルしたほうがより高速に動作できる可能性が高くなる。ある意味、当面はOSを含めてバイナリーのみのプログラムを扱うよりも、再コンパイル可能なものを扱ったほうが有利な状態が続くかもしれない。このため、ソースコードが公開されているLinuxのほうがかなり有利とも言える。インテルがLinuxに投資しているのは、こうした状況を見越してのことかもしれない。

Itaniumファミリーのロードマップ。Madison、Deerfieldの名前が正式に登場

また、今回は、さらにMcKinleyの後継である“Madison(マジソン)”、“Deerfield(ディアフィールド)”の名前が公式に資料に登場した。MadisonはMcKinleyの後継CPUで、0.13μmプロセスで製造され、6MBの3 次キャッシュを持つ。この3次キャッシュはおそらくオンダイで、プロセスの変化でコアが小さくなった分、より多くのキャッシュを搭載するのだと思われる。なお、McKinleyでバスが変化するため、チップセットなども専用のものが用意されるが、Madisonでは、McKinleyと同じバス、同じチップセットが使われることになっており、同一のマザーボード設計でより高性能なシステムを構築できるようだ。これから考えるに、もしかしたら、Madisonは、内部構造的にはMcKinleyのマイナーチェンジ版で、キャッシュ容量のみ違うというものなのかもしれない。

Madisonは、McKinleyとチップセット、システムバス、フォームファクターが共通で2003年に登場予定。さらにその先には、複数コアを1つのパッケージに入れるマルチチップキャリアーもしくはHyper Threadingの導入も予定されているらしい

なお、Deerfieldは、Itaniumファミリーの最下位CPUにあたることは判明しているものの、詳細な情報は今回何も出てこなかった。ただ、以前より“低価格、普及版”といった話が出ており、キャッシュを減らしたサーバー版のCeleronといった感じになるのかもしれない。また、用途のところに“High-Density”と書かれていたため、消費電力やスペースファクターに配慮したものになる可能性もある。

Xeonの強化は、“Hyper Threading”

Pentium 4コアのXeonは、サーバー向けにキャッシュを強化し、マルチプロセッサー対応としたCPUという位置付けになっている。IA-32では、Pentium 4のクロックが今後も上昇するため、自然に性能が向上するが、それ以上の強化を行なおうとすると、基本的にはマルチプロセッサ化するしかない。

Hyper Threadingとは、論理的には2つのプロセッサーだが、実行、バスユニットを共有している。シングルCPUと比べて30％以上の性能向上が見込めるらしい

こうした方向を受けインテルは、1つのCPUが複数の論理的なCPUとなるHyper Threading技術の採用を発表した。Hyper Threading技術を使ったCPUはソフトウェア的には2つのCPUであるが、実行/バスユニットが1つになっていて、ハードウェア的には1つのCPUになっている。実行ユニットが1つだと、性能向上に限界があるような感じもするが、内部的に命令の並列実行が行なわれている現在のCPUでは、命令ストリームが増える分、並列実行可能性が向上し、より実行効率が高くなる。もっとも、物理的に別々のデュアルCPUに比べると性能は劣るが、デュアルCPUでも性能を最大限に引き上げるには、メモリーアクセスなどに工夫が必要で、全体的なコスト上昇を招くことになる。

これに対してHyperThreadingは、ハードウェア的には1つのCPUであり、マルチプロセッサーに必要なキャッシュの同一性を維持する必要がなくなる(同じキャッシュを使うため)。このため、現在のデュアルプロセッサーなどに対して、より安価に性能向上が行なえる可能性が出てきた。

このHyper Threading技術を採用したXeonは2002年登場の予定だ。

インテルに潜入?

今回、IDFの期間中にインテル本社にある半導体工場“D2FAB”の見学ツアーに参加した。このFABはインテルが持つ開発用のFABの1つで、小規模ながら、0.13μmプロセスなどを本格稼動させるための研究開発が行なわれているところ。ただし、ほんの外側だけしか見ることはできなかった(中では写真撮影も許可されなかった)。筆者らは、廊下の窓から中を覗いて、インテルのコマーシャルにも登場した“バニーピープル”(宇宙服のようなクリーンルーム内での保護服を着た人)を見かけると「あっ、ここにいたッ」とほとんど動物園にいった幼稚園児という状態であった。

インテル本社入り口にあるインテル社屋の模型。画像では見にくいのだが、本社ビル屋上に“Intel Inside”のマークが

FAB内は写真撮影禁止だったので、インテルからもらったバニーピープルの写真。なお、広告に出てくるようないろいろな色の人はおらず、みんな服の色は白だとのこと

さて、今回のIDF Fall 2001は、前回、2月のIDF Spring 2001よりも少し地味になった感じ。これは現在の景気動向を反映したもので、ある意味、本来のIDFの傾向であるのかもしれない。また、クレイグ・バレット(Craig Barrett)社長兼CEOとパット・ゲルシンガー(Patt Gelsinger)副社長兼CTOが長期休暇中で参加していないというのも影響しているのかも。

• 米インテル
• 米インテルのIDFのページ

ASCII倶楽部

お知らせ